DYBOY's Blog

标签关键词

关于 数字逻辑 的文章共有1条

程序开发
Verilog硬件编程基础语法笔记

Verilog笔记assign:assign相当于连线,一般是将一个变量的值不间断地赋值给另一个变量,就像把这两个变量连在一起,所以习惯性的当做连线用,比如把一个模块的输出给另一个模块当输入。对wire型变量赋值,wire是线网,相当于实际的连接线,如果要用assign直接连接,就用wire型变量。wire型变量的值随时变化。(1)在Verilogmodule中的所有过程...

TOP
Powered by Emlog | Theme:Monkey by DYBOY
渝ICP备16008772号
sitemap